Circuitos Lógicos Digitales: (Registro nro. 63280)

Detalles MARC
000 -LEADER
fixed length control field	02145nam a22003257a 4500
005 - DATE AND TIME OF LATEST TRANSACTION
control field	20251202110942.0
008 - FIXED-LENGTH DATA ELEMENTS--GENERAL INFORMATION
fixed length control field	250605b cx \|\|\|\|\| \|\|\|\| 00\| 0 spa d
020 ## - INTERNATIONAL STANDARD BOOK NUMBER
International Standard Book Number	9789587786743
040 ## - CATALOGING SOURCE
Original cataloging agency	UNAMBA
Language of cataloging	spa
Transcribing agency	Biblioteca Especializada EAP Ingeniería de Informática y Sistemas
Description conventions	rda
041 ## - LANGUAGE CODE
Language code of text/sound track or separate title	spa
082 ## - DEWEY DECIMAL CLASSIFICATION NUMBER
Classification number	621.395
Item number	V35 2020
--	01
100 ## - MAIN ENTRY--PERSONAL NAME
Personal name	Vázquez del Real, Javier
Relator term	Autor
245 ## - TITLE STATEMENT
Title	Circuitos Lógicos Digitales:
Remainder of title	del diseño al experimento /
Statement of responsibility, etc.	Javier Vázquez del Real
Medium	Impreso
250 ## - EDITION STATEMENT
Edition statement	Segunda edición
264 ## - PRODUCTION, PUBLICATION, DISTRIBUTION, MANUFACTURE, AND COPYRIGHT NOTICE
Place of production, publication, distribution, manufacture	Bogotá - Colombia
Name of producer, publisher, distributor, manufacturer	Alpha Editorial
Date of production, publication, distribution, manufacture, or copyright notice	2020
300 ## - PHYSICAL DESCRIPTION
Extent	384 páginas
Other physical details	:ilustraciones gráficos byn, cuadros
Dimensions	; 17 x 24 centímetros
500 ## - GENERAL NOTE
General note	Incluye datos curriculares del autor
505 ## - FORMATTED CONTENTS NOTE
Formatted contents note	Parte 1 Familias lógicas -- Puertas lógicas TTL -- Puertas lógicas CMOS -- Parte 2.- Lógica combinacional -- Decodificador binario básico de 2 a 4 -- Síntesis óptima de circuitos combinacionales -- Sumador completo, generador de paridad y conversores de código -- Decodificador binario de 2 a 4 con control de polaridad -- Diseño lógico con el multiplexor 74 x 151-- Unidad aritmética de cuatro bits con el 74 x 283 Parte 3.- Lógico secuencial -- Generación de señal de reloj con circuitos astables -- Con<br/>tador módulo 8 con el 74 x 90 -- Segundero con contadores modulares -- Generador de números seudoaleatorios -- Autómatas de estados finitos de Mealy y de Moore -- Biestables asíncronos -- Divisor de frecuencia asíncrono.
520 ## - SUMMARY, ETC.
Summary, etc.	Este texto contiene casos de estudio sobre diseño lógico digital que se expone paso a paso en capítulos individuales elaborados a modos de sesiones prácticas.
526 ## - STUDY PROGRAM INFORMATION NOTE
Institution to which field applies	Sala especializada EAP Ingeniería Informática y sistemas
546 ## - LANGUAGE NOTE
Language note	Texto en español
650 #0 - SUBJECT ADDED ENTRY--TOPICAL TERM
Topical term or geographic name entry element	DISEÑO LÓGICO
9 (RLIN)	17182
650 #0 - SUBJECT ADDED ENTRY--TOPICAL TERM
Topical term or geographic name entry element	CIRCUITOS LÓGICOS
9 (RLIN)	3104
900 ## - EQUIVALENCE OR CROSS-REFERENCE-PERSONAL NAME [LOCAL, CANADA]
Numeration	LIB
910 ## - USER-OPTION DATA (OCLC)
User-option data	Doris B. Paniura Huamán
--	10/06/2025
942 ## - ADDED ENTRY ELEMENTS (KOHA)
Source of classification or shelving scheme	Dewey Decimal Classification
Institution code [OBSOLETE]	109207BEIISC
Koha item type

Existencias
Withdrawn status	Lost status	Source of classification or shelving scheme	Damaged status	Not for loan	Home library	Current library	Date acquired	Total checkouts	Full call number	Barcode	Date last seen	Copy number	Price effective from	Koha item type
		Dewey Decimal Classification			BIB Especializada de EAP de Ingeniería Informática y Sistemas	BIB Especializada de EAP de Ingeniería Informática y Sistemas	06/05/2025		621 V38 2020	SK07SEL02014	06/05/2025	1	06/05/2025	Libros

Circuitos Lógicos Digitales: (Registro nro. 63280)

Contacto