| 000 -CABECERA |
|---|
| campo de control de longitud fija |
02146nam a22003257a 4500 |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
|---|
| campo de control |
20250619115651.0 |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
250605b cx ||||| |||| 00| 0 spa d |
| 020 ## - ISBN NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
|---|
| Número Internacional Estándar del Libro |
9789587786743 |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
|---|
| Centro catalogador/agencia de origen |
UNAMBA |
| Lengua de catalogación |
spa |
| Centro/agencia transcriptor de catalogación |
Biblioteca Especializada EAP Ingeniería de Informática y Sistemas |
| Normas de descripción |
rda |
| 041 ## - CÓDIGO DE LENGUA |
|---|
| Código de lengua del texto/... |
spa |
| 082 ## - NÚMERO DE LA CLASIFICACIÓN DECIMAL DEWEY |
|---|
| Número de clasificación |
621.395 |
| Notación Interna |
V35 2020 |
| N° de Ejemplares |
01 |
| 100 ## - ENTRADA PRINCIPAL--NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Vázquez del Real, Javier |
| Rol |
Autor |
| 245 ## - TITULO PRINCIPAL |
|---|
| Título |
Circuitos Lógicos Digitales: |
| Resto del Título |
del diseño al experimento / |
| Mención de responsabilidad |
Javier Vázquez del Real |
| Medio físico |
Impreso |
| 250 ## - MENCIÓN DE EDICIÓN |
|---|
| Mención de edición |
Segunda edición |
| 264 ## - MENCIÓN DE PUBLICACIÓN |
|---|
| Lugar de Publicación |
Bogotá - Colombia |
| EDitorial |
Alpha Editorial |
| Fecha de Publicación |
2020 |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
384 páginas |
| Otras características físicas |
:ilustraciones gráficos byn, cuadros |
| Dimensiones |
; 17 x 24 centímetros |
| 500 ## - NOTA GENERAL |
|---|
| Nota general |
Incluye datos curriculares del autor |
| 505 ## - NOTA DE CONTENIDO FORMATEADA |
|---|
| Nota de contenido con formato [Títulos de indice del libro] |
Parte 1 Familias lógicas -- Puertas lógicas TTL -- Puertas lógicas CMOS -- Parte 2.- Lógica combinacional -- Decodificador binario básico de 2 a 4 -- Síntesis óptima de circuitos combinacionales -- Sumador completo, generador de paridad y conversores de código -- Decodificador binario de 2 a 4 con control de polaridad -- Diseño lógico con el multiplexor 74 x 151-- Unidad aritmética de cuatro bits con el 74 x 283 Parte 3.- Lógico secuencial -- Generación de señal de reloj con circuitos astables -- Con<br/>tador módulo 8 con el 74 x 90 -- Segundero con contadores modulares -- Generador de números seudoaleatorios -- Autómatas de estados finitos de Mealy y de Moore -- Biestables asíncronos -- Divisor de frecuencia asíncrono. |
| 520 ## - NOTA DE RESUMEN, SUMARIO |
|---|
| Resumen, sumario del texto |
Este texto contiene casos de estudio sobre diseño lógico digital que se expone paso a paso en capítulos individuales elaborados a modos de sesiones prácticas. |
| 546 ## - NOTA DE LENGUA/LENGUAJE |
|---|
| Nota de lengua/lenguaje |
Texto en español |
| 650 #0 - PUNTO DE ACCESO ADICIONAL DE MATERIA--DESCRIPTORES |
|---|
| Término de materia o nombre geográfico como elemento de entrada |
DISEÑO LÓGICO |
| 9 (RLIN) |
17182 |
| 650 #0 - PUNTO DE ACCESO ADICIONAL DE MATERIA--DESCRIPTORES |
|---|
| Término de materia o nombre geográfico como elemento de entrada |
CIRCUITOS LÓGICOS |
| 9 (RLIN) |
3104 |
| 841 ## - VALORES CODIFICADOS DE LOS FONDOS-CODIGO DE BARRAS |
|---|
| Código del libro en el SIGB KOHA |
SK07SEL02014 |
| 850 ## - BIBLIOTECA PROPIETARIA |
|---|
| Biblioteca Propietaria |
Biblioteca especializada EAP Ingeniería Informática y sistemas |
| Área o unidad subordinada |
Sala especializada |
| 910 ## - RESPONSABILIDAD SOBRE EL REGISTRO CATALOGADOR |
|---|
| Catalogador / procesado |
<a href="Doris B. Paniura Huamán">Doris B. Paniura Huamán</a> |
| Fecha de catalogación |
10/06/2025 |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) |
|---|
| Fuente del sistema de clasificación o colocación |
|
Av. Garcilazo S/N. Tamburco-Abancay-Apurímac-Perú
(51) 083-321945